Exercicis d'electrònica digital — Tecnologia i Enginyeria 2n Batxillerat

La NAND és l'AND negada. AND val 1 només a A=B=1, així que NAND val 0 allà i 1 a la resta.
A=0,B=0 → 1; A=0,B=1 → 1; A=1,B=0 → 1; A=1,B=1 → 0.

1. Enunciat (quan val 1 la sortida). 2) Taula de veritat. 3) Funció lògica (suma de productes de les files amb sortida 1). 4) Simplificació (Boole o Karnaugh). 5) Circuit amb portes lògiques.

Un circuit digital en què la sortida depèn només dels valors de les entrades en aquell moment, i no de la història anterior: no té memòria.

Cada xifra hexadecimal equival a 4 bits: 2 = 0010 i F = 15 = 1111, per tant 2F₁₆ = 0010 1111₂ = 101111₂.
A decimal: 2·16 + 15 = 47.
De binari a hexadecimal: agrupem els bits de 4 en 4 des de la dreta, 1011 | 0111 = B | 7, és a dir, B7₁₆.
A decimal: 11·16 + 7 = 183 (també 128 + 32 + 16 + 4 + 2 + 1 = 183).
Comprovació: 47 = 32 + 15, que en binari és 101111, igual que el primer resultat.

a) AND (producte lògic): només dona 1 quan totes dues entrades són 1.
b) NAND: és una AND amb la sortida invertida, per això només dona 0 amb les dues entrades a 1.
c) NOR: és una OR amb la sortida invertida, per això només dona 1 amb les dues entrades a 0.
d) OR (suma lògica): només dona 0 quan cap entrada val 1.
e) XOR (OR exclusiva): dona 1 quan les entrades són diferents.
f) XNOR (coincidència): és una XOR invertida; dona 1 quan les entrades són iguals i 0 quan són diferents.

F val 1 quan $\overline{C}$ = 1 (és a dir, C = 0) o quan A·B = 1. Ordenant les files com ABC:
000 → 1; 001 → 0; 010 → 1; 011 → 0; 100 → 1; 101 → 0; 110 → 1; 111 → 1.
F val 1 en 5 de les 8 combinacions (000, 010, 100, 110 i 111).
Les tres que donen 0 són les que tenen C = 1 i A·B = 0 (001, 011 i 101).

De Morgan: la negació d'una suma és el producte de les negacions, $\overline{A + B\cdot C} = \overline{A}\cdot\overline{B\cdot C}$.
I la negació d'un producte és la suma de les negacions, $\overline{B\cdot C} = \overline{B} + \overline{C}$.
Per tant $\overline{A + B\cdot C} = \overline{A}\cdot(\overline{B} + \overline{C})$.
Comprovació amb A = 0, B = 1, C = 0: al membre de l'esquerra, A + B·C = 0 + 0 = 0 i la seva negació val 1; al de la dreta, $\overline{A}$ = 1 i $\overline{B} + \overline{C}$ = 0 + 1 = 1, i el producte val 1. Coincideixen.
Error típic: negar només les variables sense canviar els operadors (la suma passa a producte i el producte, a suma).

a) Propietat distributiva de la suma respecte del producte: $A + \overline{A}\cdot B = (A + \overline{A})\cdot(A + B)$. Com que $A + \overline{A} = 1$, queda $1\cdot(A + B) = A + B$.
b) També distributiva: $(A + B)\cdot(A + \overline{B}) = A + B\cdot\overline{B}$. Com que $B\cdot\overline{B} = 0$, queda $A + 0 = A$.
Comprovació de a) amb A = 0 i B = 1: l'expressió original val 0 + 1·1 = 1 i la simplificada, 0 + 1 = 1. Amb A = 0 i B = 0, totes dues valen 0.

Una NAND amb les dues entrades unides fa d'inversor: $\overline{C}$ = NAND(C, C).
Neguem dues vegades la funció i apliquem De Morgan: $F = \overline{\overline{A\cdot B + C}} = \overline{\overline{A\cdot B}\cdot\overline{C}}$.
Per tant: porta 1 = NAND(A, B), que dona $\overline{A\cdot B}$; porta 2 = NAND(C, C), que dona $\overline{C}$; porta 3 = NAND(porta 1, porta 2), que dona F.
Calen 3 portes NAND.
Comprovació amb A = 0, B = 1, C = 1: porta 1 = 1, porta 2 = 0 i porta 3 = NAND(1, 0) = 1, i F = 0·1 + 1 = 1.

a) Certa. La NAND és una porta universal: amb NAND es fan inversors, i amb inversors i NAND es construeixen la AND i la OR (per De Morgan), és a dir, qualsevol funció. Passa el mateix amb la NOR.
b) Certa. Amb n variables hi ha 2ⁿ combinacions, i 2⁴ = 16.
c) Falsa. La propietat d'absorció diu que A + A·B = A (si A = 1 la suma ja val 1; si A = 0, A·B = 0). La igualtat que dona A + B és una altra: $A + \overline{A}\cdot B = A + B$. Ho podem veure amb A = 0 i B = 1: A + A·B = 0, però A + B = 1.
d) Certa. A ⊕ B ⊕ C val 1 quan hi ha una entrada o les tres a 1 (nombre senar); és el detector de paritat senar.

Divideixo entre 2 anotant els residus: $\tfrac{26}{2} = 13$ residu 0; $\tfrac{13}{2} = 6$ residu 1; $\tfrac{6}{2} = 3$ residu 0; $\tfrac{3}{2} = 1$ residu 1; $\tfrac{1}{2} = 0$ residu 1.
Llegint els residus de baix a dalt: 11010.
Comprovació: 16 + 8 + 0 + 2 + 0 = 26.

Trec factor comú A: A·(B + $\bar{B}$).
Com que B + $\bar{B}$ = 1, queda A·1 = A.
La funció simplificada és A.

La resposta correcta és la b). Raonament: «exactament dues valen 1» vol dir que hi ha tres casos possibles, i cadascun és un minterm on dues variables apareixen directes i la tercera negada: A·B·$\bar{C}$ (A i B valen 1, C val 0), A·$\bar{B}$·C i $\bar{A}$·B·C. La suma dels tres és la funció. Per què fallen les altres: a) A·B·C només val 1 quan les TRES valen 1, que és el cas que precisament s'ha d'excloure. c) A + B + C val 1 quan almenys UNA val 1, molt més general. d) A·B + C val 1 si C val 1 encara que A i B valguin 0, i no compta quantes n'hi ha. Estratègia de l'exercici 1, que és avaluable de facto: com que un error resta 0,16 i una pregunta en blanc no resta res, NO responguis a l'atzar les que no domines. Tries les cinc que tens més segures i deixes les altres tres sense contestar. I compte: si en contestes més de cinc, només es corregeixen les CINC PRIMERES, de manera que no serveix de res respondre-les totes.

Perquè el botó és un polsador: només fa contacte mentre el prems. Amb un biestable, un pols a marxa fa SET i la màquina continua funcionant quan deixes anar el botó; un pols a parada fa RESET. El circuit «recorda» l'última ordre, que és justament el que no pot fer un circuit combinacional.

BCD: es codifica cada xifra decimal amb 4 bits. 4 = 0100, 7 = 0111 i 8 = 1000, per tant 478 = 0100 0111 1000 (12 bits).
Binari natural: 478 = 256 + 128 + 64 + 16 + 8 + 4 + 2 = 111011110 (9 bits).
El BCD és menys compacte (12 bits davant de 9), però facilita molt passar a decimal i mostrar el nombre en un visualitzador.
El codi 1001 0110 0011 són les xifres 9, 6 i 3, és a dir, 963.
La combinació 1011 val 11, que no és una xifra decimal: en BCD només són vàlides les combinacions de 0000 a 1001 (0 a 9), i les de 1010 a 1111 no s'utilitzen.

Les condicions són «hi ha aigua» (D) i, alhora, («terra seca i de nit» (H·N) o «reg manual» (M)). Per tant B = D·(H·N + M).
Val 1 quan D = 1 i, a més, M = 1 (4 combinacions de H i N) o bé M = 0 amb H = N = 1 (1 combinació). Són 4 + 1 = 5 combinacions de les 16; a la resta val 0.
Portes: una AND per a H·N, una OR per sumar-hi M i una AND amb D, en total 3 portes. Si es desplega com a suma de productes, B = D·H·N + D·M, calen 4 portes (3 AND i 1 OR), perquè el producte de tres variables n'ocupa dues.
Comprovació: si D = 0 (dipòsit buit), B = 0 per a qualsevol valor de les altres entrades, de manera que la bomba mai treballa en sec.

Minterms (en decimal): F = Σm(0, 2, 4, 5, 6).
Mapa de Karnaugh amb A a les files i BC a les columnes en ordre Gray (00, 01, 11, 10). Files: A = 0 → 1 0 0 1; A = 1 → 1 1 0 1.
Els quatre uns de les columnes BC = 00 i BC = 10 (adjacents per l'extrem del mapa) formen un grup de 4 en què C = 0: $\overline{C}$. L'1 que queda, ABC = 101, s'agrupa amb el 100 (A = 1 i B = 0): $A\cdot\overline{B}$.
Resultat: $F = \overline{C} + A\cdot\overline{B}$.
Comprovació: amb 101 val $\overline{C}$ = 0 però $A\cdot\overline{B}$ = 1, per tant F = 1; amb 011, tots dos termes valen 0 i F = 0; tal com diu la taula.

Mapa amb AB a les files (00, 01, 11, 10) i CD a les columnes (00, 01, 11, 10). Files: AB = 00 → 1 1 0 1; AB = 01 → 0 1 0 0; AB = 11 → 0 0 0 0; AB = 10 → 1 1 0 1.
Grups: (1) les quatre cantonades (m0, m2, m8 i m10), on B = 0 i D = 0: $\overline{B}\cdot\overline{D}$. (2) Les quatre cel·les de les columnes CD = 00 i 01 de les files AB = 00 i 10 (m0, m1, m8 i m9), on B = 0 i C = 0: $\overline{B}\cdot\overline{C}$. (3) El m5 només es pot unir amb el m1 (A = 0, C = 0, D = 1): $\overline{A}\cdot\overline{C}\cdot D$.
Resultat: $F = \overline{B}\cdot\overline{D} + \overline{B}\cdot\overline{C} + \overline{A}\cdot\overline{C}\cdot D$.
Comprovació: amb m9 (A = 1, B = 0, C = 0, D = 1) el segon producte val 1 i F = 1; amb m4 (0100) els tres productes valen 0 i F = 0.

a) Cada entrada de dades només passa per a la seva combinació de selecció: $Y = \overline{S_1}\cdot\overline{S_0}\cdot I_0 + \overline{S_1}\cdot S_0\cdot I_1 + S_1\cdot\overline{S_0}\cdot I_2 + S_1\cdot S_0\cdot I_3$.
b) Amb A = S₁ i B = S₀, la sortida ha de ser la columna de la taula de veritat de la XOR per a AB = 00, 01, 10 i 11, és a dir, 0, 1, 1, 0. Per tant I₀ = 0, I₁ = 1, I₂ = 1 i I₃ = 0 (connectades a 0 o a 1 lògic).
c) Per a la OR la taula és 0, 1, 1, 1: I₀ = 0 i I₁ = I₂ = I₃ = 1.
Idea clau: un multiplexor de 4 entrades de dades pot fer qualsevol funció de 2 variables només amb connectar-ne les entrades de dades a 0 o a 1.

Una NAND només val 0 quan les dues entrades valen 1. Calculem cada porta per a les quatre combinacions d'AB:
AB = 00: N1 = 1; N2 = NAND(0, 1) = 1; N3 = NAND(0, 1) = 1; F = NAND(1, 1) = 0.
AB = 01: N1 = 1; N2 = NAND(0, 1) = 1; N3 = NAND(1, 1) = 0; F = NAND(1, 0) = 1.
AB = 10: N1 = 1; N2 = NAND(1, 1) = 0; N3 = NAND(0, 1) = 1; F = NAND(0, 1) = 1.
AB = 11: N1 = 0; N2 = NAND(1, 0) = 1; N3 = NAND(1, 0) = 1; F = NAND(1, 1) = 0.
F val 1 només quan A i B són diferents: el circuit és una porta XOR feta amb 4 NAND, un muntatge molt habitual quan només es disposa de portes NAND.

Amb J = K = 1 cada biestable bascula (canvia d'estat) a cada flanc de baixada del seu rellotge, de manera que divideix la freqüència per 2. Q₀ canvia a cada pols; Q₁ canvia quan Q₀ passa d'1 a 0; Q₂ canvia quan ho fa Q₁. És un comptador binari ascendent.
a) Estats Q₂Q₁Q₀ després dels pulsos 1 a 10: 001, 010, 011, 100, 101, 110, 111, 000, 001, 010. Té 8 estats (és un comptador de mòdul 8) i després del vuitè pols torna a 000.
b) Tres divisions per 2 són una divisió per 8: f = 4000/8 = 500 Hz.
c) n biestables divideixen per 2ⁿ, i 4096 = 2¹², per tant calen 12 biestables per passar de 4096 Hz a 1 Hz.

Agrupo els dos primers termes: A·B·(C + $\bar{C}$) = A·B·1 = A·B.
Queda F = A·B + A·$\bar{B}$·C.
Trec factor comú A: F = A·(B + $\bar{B}$·C). Aplicant B + $\bar{B}$·C = B + C, queda F = A·(B + C).
La funció mínima és F = A·(B + C).

Files amb sortida 1: A=0,B=0 → $\bar{A}$·$\bar{B}$; A=0,B=1 → $\bar{A}$·B; A=1,B=1 → A·B.
Suma de productes: F = $\bar{A}$·$\bar{B}$ + $\bar{A}$·B + A·B.
Agrupo els dos primers: $\bar{A}$·($\bar{B}$ + B) = $\bar{A}$. Queda F = $\bar{A}$ + A·B.
Aplicant $\bar{A}$ + A·B = $\bar{A}$ + B, la funció mínima és F = $\bar{A}$ + B.

Al flanc d'1 s, D = 1: Q passa a 1. Al de 3 s, D = 0: Q passa a 0. Al de 5 s, D = 0: Q es queda a 0. Al de 7 s, D = 1: Q passa a 1.
Per tant, Q val 1 als 2 s, 0 als 4 s, 0 als 6 s (encara que D ja valgui 1 des dels 6 s, el flanc no arriba fins als 7 s) i 1 als 8 s.

a) Semisumador: S = A ⊕ B i C = A·B. Sumador complet (amb transport d'entrada C_in): S = A ⊕ B ⊕ C_in i C_out = A·B + C_in·(A ⊕ B).
b) 3 = 11 i 2 = 10. HA amb A₀ = 1 i B₀ = 0: S₀ = 1 ⊕ 0 = 1 i C₀ = 1·0 = 0. FA amb A₁ = 1, B₁ = 1 i C_in = C₀ = 0: S₁ = 1 ⊕ 1 ⊕ 0 = 0 i C₁ = 1·1 + 0 = 1. Resultat C₁S₁S₀ = 101 = 5, que és correcte (3 + 2 = 5).
c) 3 = 11 i 3 = 11. HA: S₀ = 1 ⊕ 1 = 0 i C₀ = 1·1 = 1. FA amb 1, 1 i C_in = 1: S₁ = 1 ⊕ 1 ⊕ 1 = 1 i C₁ = 1·1 + 1·(1 ⊕ 1) = 1 + 0 = 1. Resultat 110 = 6, també correcte.
El màxim és 3 + 3 = 6, que necessita 3 bits. En general, la suma de dos nombres de n bits pot tenir n + 1 bits (per això hi ha el transport de sortida C₁).

a) F = Σm(2, 3, 5, 7) + d(10, 11, 12, 13, 14, 15).
b) Mapa amb D₃D₂ a les files (00, 01, 11, 10) i D₁D₀ a les columnes (00, 01, 11, 10); × és una indiferent. Files: 00 → 0 0 1 1; 01 → 0 1 1 0; 11 → × × × ×; 10 → 0 0 × ×.
Grups: (m2, m3, m10, m11), on D₂ = 0 i D₁ = 1: $\overline{D_2}\cdot D_1$. I (m5, m7, m13, m15), on D₂ = 1 i D₀ = 1: $D_2\cdot D_0$. Per tant $F = \overline{D_2}\cdot D_1 + D_2\cdot D_0$.
c) Sense les indiferents només es poden fer parelles (m2-m3 i m5-m7): $F = \overline{D_3}\cdot\overline{D_2}\cdot D_1 + \overline{D_3}\cdot D_2\cdot D_0$, amb productes de 3 variables en lloc de 2: el circuit seria més gran.
Comprovació: el 9 (1001) fa 0 als dos productes (D₂ = 0 i D₁ = 0), i el 7 (0111) fa 1 al segon, tal com cal.

a) G val 1 per a les parelles (A, B) = (1, 0), (2, 0), (2, 1), (3, 0), (3, 1) i (3, 2), que en binari A₁A₀B₁B₀ són 0100, 1000, 1001, 1100, 1101 i 1110. Per tant G = Σm(4, 8, 9, 12, 13, 14).
b) Mapa amb A₁A₀ a les files (00, 01, 11, 10) i B₁B₀ a les columnes (00, 01, 11, 10). Files: 00 → 0 0 0 0; 01 → 1 0 0 0; 11 → 1 1 0 1; 10 → 1 1 0 0.
Grups: (m8, m9, m12, m13), on A₁ = 1 i B₁ = 0: $A_1\cdot\overline{B_1}$. (m4, m12), on A₀ = 1, B₁ = 0 i B₀ = 0: $A_0\cdot\overline{B_1}\cdot\overline{B_0}$. (m12, m14), on A₁ = 1, A₀ = 1 i B₀ = 0: $A_1\cdot A_0\cdot\overline{B_0}$.
Resultat: $G = A_1\cdot\overline{B_1} + A_0\cdot\overline{B_1}\cdot\overline{B_0} + A_1\cdot A_0\cdot\overline{B_0}$.
c) A = 2 (10) i B = 1 (01): A₁ = 1 i B₁ = 0, el primer producte val 1 i G = 1 (2 > 1). A = 1 (01) i B = 1 (01): A₁ = 0, el segon producte té B₀ = 1 i el tercer té A₁ = 0; tots valen 0 i G = 0 (1 no és més gran que 1).

a) Amb M = 1 (combinacions 8 a 15) el ventilador sempre s'engega. Amb M = 0 calen almenys dos detectors a 1: S₁S₂S₃ = 011, 101, 110 i 111 (minterms 3, 5, 6 i 7). Per tant V = Σm(3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15).
b) Mapa amb MS₁ a les files (00, 01, 11, 10) i S₂S₃ a les columnes (00, 01, 11, 10). Files: 00 → 0 0 1 0; 01 → 0 1 1 1; 11 → 1 1 1 1; 10 → 1 1 1 1.
Grups: les dues files amb M = 1 (8 cel·les): M. La columna S₂S₃ = 11 (m3, m7, m15, m11): S₂·S₃. Les cel·les m5, m7, m13 i m15: S₁·S₃. Les cel·les m6, m7, m14 i m15: S₁·S₂.
V = M + S₁·S₂ + S₁·S₃ + S₂·S₃ (la funció majoria més l'interruptor manual).
c) Dues negacions i De Morgan: $V = \overline{\overline{M}\cdot\overline{S_1 S_2}\cdot\overline{S_1 S_3}\cdot\overline{S_2 S_3}}$. Calen 3 NAND de 2 entrades per als productes, 1 NAND amb les entrades unides per obtenir $\overline{M}$ i 1 NAND de 4 entrades a la sortida: 5 portes en total.

a) Y₅ correspon a ABC = 101: $Y_5 = A\cdot\overline{B}\cdot C$. Y₂ correspon a ABC = 010: $Y_2 = \overline{A}\cdot B\cdot\overline{C}$.
b) Cada minterm és una sortida del descodificador i una suma de minterms és una OR: $F = Y_1 + Y_2 + Y_4 + Y_7$. Es connecten les sortides Y₁, Y₂, Y₄ i Y₇ a una porta OR de 4 entrades.
c) Els minterms 1 (001), 2 (010), 4 (100) i 7 (111) són les combinacions amb un nombre senar d'uns (1 o 3). F és el detector de paritat senar: $F = A\oplus B\oplus C$.
d) Amb sortides actives en nivell baix tenim $\overline{Y_i}$, i per De Morgan $F = Y_1 + Y_2 + Y_4 + Y_7 = \overline{\overline{Y_1}\cdot\overline{Y_2}\cdot\overline{Y_4}\cdot\overline{Y_7}}$: caldria una porta NAND de 4 entrades.
Idea clau: un descodificador més una porta OR (o NAND) permet fer qualsevol funció donada com a suma de minterms.

Mapa amb AB a les files (00, 01, 11, 10) i CD a les columnes (00, 01, 11, 10). Files: AB = 00 → 0 0 0 0; AB = 01 → 0 1 1 1; AB = 11 → 0 1 1 1; AB = 10 → 0 1 1 1.
a) Els uns es poden cobrir amb quatre grups de 4 cel·les: (m5, m7, m13, m15) = B·D, (m6, m7, m14, m15) = B·C, (m9, m11, m13, m15) = A·D i (m10, m11, m14, m15) = A·C. Per tant F = B·D + B·C + A·D + A·C. Amb portes AND i OR calen 4 AND i 1 OR de 4 entrades: 5 portes.
b) Els zeros formen la fila AB = 00 (A = 0 i B = 0) i la columna CD = 00 (C = 0 i D = 0). Cada grup de zeros dona una suma amb les variables sense negar: (A + B) i (C + D). Per tant F = (A + B)·(C + D).
c) F = (A + B)·(C + D) = NOR(NOR(A, B), NOR(C, D)) perquè NOR(x, y) és la negació de x + y, que per De Morgan és el producte de les negacions de x i de y. Calen només 3 portes NOR de 2 entrades, davant de les 5 de la primera forma.
Comprovació amb A = 1, B = 0, C = 0, D = 1 (m9): NOR(1, 0) = 0, NOR(0, 1) = 0 i NOR(0, 0) = 1, i F = 1. Amb A = 0, B = 0, C = 1, D = 1 (m3): NOR(0, 0) = 1, NOR(1, 1) = 0 i NOR(1, 0) = 0, i F = 0.

a) Possibles ($N_{1}N$₂$N_{3}$): 000 (gairebé buit), 100, 110 i 111 (ple). Avaria: 010, 001, 011, 101 (un sensor cobert amb un altre de més avall descobert).

b) Files amb sortida 1:
• BA: 000 amb T = 0 i T = 1; 100 amb T = 0.
• BB: 000 amb T = 0 i T = 1; 100 amb T = 1.
• AL: les vuit files amb $N_{1}N$₂$N_{3}$ = 010, 001, 011, 101.
Simplificant: BA = $\bar{N}$₂·$\bar{N}$₃·($\bar{N}$₁ + $\bar{T}$); BB = $\bar{N}$₂·$\bar{N}$₃·($\bar{N}$₁ + T); AL = $\bar{N}$₁·$N_{2}$ + $\bar{N}$₂·$N_{3}$.
(Comprovació: AL val 1 exactament quan un sensor està cobert i el de sota no.)

c) Amb les combinacions impossibles com a indiferents, s'obté BA = $\bar{N}$₁ + $\bar{N}$₂·$\bar{T}$ i BB = $\bar{N}$₁ + $\bar{N}$₂·T, funcions més curtes. Però, per exemple, si el sensor baix s'avaria i queda a 0 amb el dipòsit ple (combinació 011), totes dues bombes funcionarien i el dipòsit vessaria; si $N_{3}$ quedés encallat a 1 amb el dipòsit buit (001), amb la versió simplificada les bombes funcionarien igualment però l'alarma no seria l'única resposta. Les combinacions «impossibles» només ho són si tot funciona bé: en un sistema de seguretat, s'han de tractar explícitament (detectar l'avaria i portar el sistema a un estat segur), no fer-les servir per estalviar portes.

d) Tres inversors ($\bar{N}$₁, $\bar{N}$₂, $\bar{N}$₃) i un per a $\bar{T}$; una AND comuna X = $\bar{N}$₂·$\bar{N}$₃; dues OR ($\bar{N}$₁ + $\bar{T}$ i $\bar{N}$₁ + T); dues AND finals per a BA i BB, que comparteixen X. Per a AL: dues AND ($\bar{N}$₁·$N_{2}$ i $\bar{N}$₂·$N_{3}$) i una OR. Compartir el terme X és una manera habitual de reduir el circuit en sistemes de diverses sortides.

Errors típics

• Considerar com a vàlides combinacions de sensors que no poden passar si els sensors funcionen bé.
• Fer servir els estats impossibles com a indiferents en un sistema on una avaria pot ser perillosa.
• Oblidar el senyal T i fer funcionar sempre la mateixa bomba.

Conceptes treballats: disseny de circuits combinacionals, taules de veritat, simplificació de funcions, condicions indiferents, circuits de diverses sortides, detecció d'avaries i seguretat.

a) e = Σm(0, 2, 6, 8). Sense indiferents: el 0 i el 8 s'agrupen ($\bar{D}$₂·$\bar{D}$₁·$\bar{D}$₀) i el 2 i el 6 també ($\bar{D}$₃·$D_{1}$·$\bar{D}$₀); el 0 i el 2 es podrien agrupar, però ja estan coberts. e = $\bar{D}$₂·$\bar{D}$₁·$\bar{D}$₀ + $\bar{D}$₃·$D_{1}$·$\bar{D}$₀: 2 termes, 6 literals.

b) Amb 10–15 indiferents: el grup {0, 2, 8, 10} dona $\bar{D}$₂·$\bar{D}$₀, i el grup {2, 6, 10, 14} dona $D_{1}$·$\bar{D}$₀. e = $\bar{D}$₀·($\bar{D}$₂ + $D_{1}$) = $\bar{D}$₂·$\bar{D}$₀ + $D_{1}$·$\bar{D}$₀: 2 termes, 4 literals. La variable $D_{3}$ ha desaparegut.

c) 10 (1010): $\bar{D}$₀ = 1 i $\bar{D}$₂ = 1 → e = 1. 11, 12 (1100: $\bar{D}$₀ = 1 però $\bar{D}$₂ = 0 i $D_{1}$ = 0), 13 i 15 → e = 0. 14 (1110) → e = 1. En un sistema BCD correcte les combinacions de 10 a 15 no apareixen mai (el comptador passa de 9 a 0), de manera que el valor de la sortida en aquests casos és irrellevant i es pot triar el que simplifica més. Si apareguessin per una avaria o un soroll, el visualitzador mostraria un símbol estrany, sense cap conseqüència perillosa.

d) e = $\bar{D}$₂·$\bar{D}$₀ + $D_{1}$·$\bar{D}$₀ = NAND(NAND($\bar{D}$₂, $\bar{D}$₀), NAND($D_{1}$, $\bar{D}$₀)). Inversors fets amb NAND: $\bar{D}$₂ = NAND($D_{2}$, $D_{2}$) i $\bar{D}$₀ = NAND($D_{0}$, $D_{0}$). Total: 2 inversors + 2 NAND + 1 NAND final = 5 portes NAND.

Errors típics

• Agrupar al mapa de Karnaugh caselles que no són adjacents (recorda l'ordre de Gray: 00, 01, 11, 10).
• Considerar que les indiferents s'han d'agrupar totes: només s'utilitzen si ajuden a fer grups més grans.
• Oblidar els inversors en comptar les portes NAND.

Conceptes treballats: codi BCD, visualitzadors de 7 segments, mapes de Karnaugh, condicions indiferents, implementació amb portes NAND, lleis de De Morgan.

a) P ha de valer 1 quan les dades tenen un nombre senar d'uns: P = $D_{3}$ ⊕ $D_{2}$ ⊕ $D_{1}$ ⊕ $D_{0}$, que es fa amb tres portes XOR de dues entrades. La meitat de les paraules tenen un nombre senar d'uns: 8 (1, 2, 4, 7, 8, 11, 13 i 14).

b) 1011 té tres uns → P = 1. 0110 té dos uns → P = 0. Trama 1011 1: quatre uns (parell) → correcta. Trama 0100 1: dos uns → paritat correcta i el receptor no detecta error; ara bé, si s'havia enviat 0110 0, hi ha hagut un error de dos bits ($D_{1}$ i P) que passa desapercebut.

c) E = $D_{3}$ ⊕ $D_{2}$ ⊕ $D_{1}$ ⊕ $D_{0}$ ⊕ P (E = 1 indica error). Un error d'un bit canvia el nombre d'uns en ±1: el fa senar i E = 1. Dos errors el canvien en 0 o ±2: continua sent parell i E = 0. En general, es detecta qualsevol nombre senar d'errors i cap nombre parell.

d) Un error: 5·0,001·0,$999^{4}$ ≈ 5,0·$10^{-3}$ (1 de cada 200 trames). Dos errors: 10·0,$001^{2}$·0,$999^{3}$ ≈ 1,0·$10^{-5}$ (1 de cada 100 000). Els errors d'un bit, que són de bon tros els més probables, es detecten tots i es pot demanar que es repeteixi la trama; els de dos bits són 500 vegades menys freqüents. Per a aplicacions crítiques es fan servir codis més potents (codis de Hamming, CRC), que també corregeixen o detecten errors múltiples.

Errors típics

• Confondre paritat parella (nombre total d'uns parell) i senar.
• Pensar que la paritat detecta qualsevol error.
• Calcular la probabilitat d'un error com p, sense multiplicar pel nombre de bits que poden fallar.

Conceptes treballats: funció O exclusiva (XOR), codis de detecció d'errors, bit de paritat, circuits generadors i comprovadors, probabilitat d'error en la transmissió de dades.

a) S = A·P + A·F + A·M·$\bar{N}$ = A·(P + F + $\bar{N}$·M).

b) Si A = 0 (16 combinacions), S = 0. Si A = 1, S = 0 només quan P = 0, F = 0 i $\bar{N}$·M = 0; $\bar{N}$·M = 0 en 3 de les 4 combinacions de (M, N) (totes llevat de M = 1, N = 0). Per tant, S = 0 en 3 combinacions i S = 1 en 16 − 3 = 13 combinacions.

c) Y = $\bar{N}$·M = NOR(N, $\bar{M}$), amb $\bar{M}$ = NOR(M, M). La suma P + F + Y negada és NOR(P, F, Y). S = A·(P + F + Y) = NOR(Ā, NOR(P, F, Y)), amb Ā = NOR(A, A).
Portes: NOR(M, M), NOR(N, $\bar{M}$), NOR(P, F, Y) de tres entrades, NOR(A, A) i la NOR final: 5 portes NOR.

d) Els sensors de portes i finestres convé que siguin normalment tancats: si un lladre talla el cable, el circuit s'obre i el sistema ho interpreta com una porta oberta, és a dir, salta l'alarma. Amb contactes normalment oberts, tallar el cable deixaria el sensor «mut». Lògicament, cada senyal s'inverteix: si el contacte dona 1 quan està tancat (porta tancada), el senyal «porta oberta» és P = $\bar{c}$_P (i F = $\bar{c}$_F). N'hi ha prou amb afegir un inversor a cada una d'aquestes entrades (amb NOR, $\bar{c}$ = NOR(c, c)) o refer la funció amb els senyals directes: P + F = $\bar{c}$_P + $\bar{c}$_F = NAND($c_{P}$, $c_{F}$). La funció de la sirena és la mateixa; només canvia com es forma. És un exemple de disseny segur davant d'avaries (fail-safe).

Errors típics

• Oblidar la condició A (armat) en algun dels termes.
• Fer servir N en lloc de $\bar{N}$ en el terme del detector de moviment.
• Pensar que totes les funcions lògiques necessiten portes AND i OR, i que les NOR no són universals.

Conceptes treballats: àlgebra de Boole, simplificació, portes universals (NOR), comptatge de combinacions, sensors normalment oberts i tancats, disseny segur (fail-safe).

a) Sector: binari → Gray
0: 000 → 000; 1: 001 → 001; 2: 010 → 011; 3: 011 → 010; 4: 100 → 110; 5: 101 → 111; 6: 110 → 101; 7: 111 → 100.

b) 3 (011) → 4 (100): canvien els tres bits. Si canvien en ordres diferents, durant un instant es pot llegir qualsevol combinació intermèdia: 111 (7), 001 (1), 101 (5), 000 (0), 110 (6) o 010 (2). El controlador «veuria» el braç saltar a 315° o a 0° durant un instant, i un regulador podria reaccionar amb un cop brusc. En Gray, 3 (010) → 4 (110) només canvia $G_{2}$: durant la transició es llegeix 3 o 4, mai un valor llunyà. L'error màxim és d'un sector.

c) Binari → Gray: $G_{2}$ = $B_{2}$; $G_{1}$ = $B_{2}$ ⊕ $B_{1}$; $G_{0}$ = $B_{1}$ ⊕ $B_{0}$. Gray → binari: $B_{2}$ = $G_{2}$; $B_{1}$ = $B_{2}$ ⊕ $G_{1}$; $B_{0}$ = $B_{1}$ ⊕ $G_{0}$.
Sector 6 (110): $G_{2}$ = 1; $G_{1}$ = 1 ⊕ 1 = 0; $G_{0}$ = 1 ⊕ 0 = 1 → 101 ✔. Tornada: $B_{2}$ = 1; $B_{1}$ = 1 ⊕ 0 = 1; $B_{0}$ = 1 ⊕ 1 = 0 → 110 ✔.

d) Cal $2^{n}$ ≥ 360 → n = 9 bits ($2^{8}$ = 256 no n'hi ha prou). Resolució: 360°/512 = 0,70°.

Errors típics

• Pensar que el codi Gray és un altre nombre: és una altra manera de codificar el mateix sector.
• Fer la conversió Gray → binari fent servir els bits Gray en lloc dels binaris ja calculats.
• Calcular el nombre de bits amb $2^{n}$ > 360° i arrodonir malament.

Conceptes treballats: sistemes de codificació (binari i Gray), funció XOR, convertidors de codi, sensors de posició (codificadors absoluts), resolució.

a) ABC = 000 (m0, m1 = 0, 1) → $I_{0}$ = D; 001 (m2, m3 = 0, 1) → $I_{1}$ = D; 010 (m4, m5 = 1, 1) → $I_{2}$ = 1; 011 (m6, m7 = 0, 0) → $I_{3}$ = 0; 100 (m8, m9 = 0, 1) → $I_{4}$ = D; 101 (m10, m11 = 1, 0) → $I_{5}$ = $\bar{D}$; 110 (m12, m13 = 0, 0) → $I_{6}$ = 0; 111 (m14, m15 = 1, 1) → $I_{7}$ = 1.

b) F = Ā·B·$\bar{C}$ + Ā·$\bar{B}$·D + $\bar{B}$·$\bar{C}$·D + A·B·C + A·C·$\bar{D}$ (5 termes de 3 literals; hi ha agrupacions equivalents, però no se'n pot fer amb menys termes). Portes: 5 AND de 3 entrades + 1 OR de 5 entrades + 4 inversors (Ā, $\bar{B}$, $\bar{C}$, $\bar{D}$) = 10 portes.

c) Amb el multiplexor: 1 circuit integrat i 1 inversor, i el cablejat és directe a partir de la taula. Un multiplexor de $2^{n}$ entrades pot fer qualsevol funció de n + 1 variables posant a cada entrada 0, 1, la variable restant o la seva negada: per això és un generador universal. A canvi, no es fa cap simplificació i l'estructura no «explica» la lògica.

d) Amb el minterme 0, la parella ABC = 000 passa a valer (1, 1): n'hi ha prou amb canviar $I_{0}$ de D a 1, sense tocar res més. En suma de productes caldria tornar a fer el mapa de Karnaugh i, probablement, redissenyar el circuit. Aquesta flexibilitat és la mateixa idea que fan servir les memòries i els dispositius lògics programables (on la funció és una taula que es carrega).

Errors típics

• Ordenar malament els mintermes en relacionar-los amb les entrades del multiplexor (cal que ABC siguin els bits de més pes).
• Confondre D amb $\bar{D}$ en les parelles (0, 1) i (1, 0).
• Pensar que un multiplexor només serveix per triar senyals i no per fer funcions lògiques.

Conceptes treballats: multiplexors, implementació de funcions lògiques, mapes de Karnaugh, circuits combinacionals integrats, lògica programable.

a) (I₃I₂I₁I₀ → Y₁Y₀ V)
0000 → XX 0; 0001 → 00 1; 001X → 01 1; 01XX → 10 1; 1XXX → 11 1.

b) Y₁ = I₃ + I₂; Y₀ = I₃ + Ī₂·I₁; V = I₃ + I₂ + I₁ + I₀.
(Y₀ = I₃ + Ī₃·Ī₂·I₁, que es simplifica perquè X + $\bar{X}$·Y = X + Y.)

c) 0110: Y₁ = 0 + 1 = 1; Y₀ = 0 + 0·1 = 0; V = 1 → zona 2 (té més prioritat que la 1) ✔. 1011: Y₁ = 1; Y₀ = 1; V = 1 → zona 3 ✔.

d) Sense V, la sortida 00 seria la mateixa per a «alarma a la zona 0» i per a «cap alarma»: els bombers no podrien distingir-les. Amb diverses zones activades, el codificador només informa de la de més prioritat: si hi ha fum a les zones 3 i 1, els bombers no sabrien que el foc també és a la zona 1 (o que s'ha propagat). Millora: enviar també els quatre senyals individuals (o un registre que guardi totes les zones activades) i fer servir la prioritat només per decidir quina informació es mostra primer.

Errors típics

• Fer Y₀ = I₃ + I₁, oblidant que I₂ té prioritat sobre I₁.
• Oblidar la sortida de validesa i confondre la zona 0 amb l'absència d'alarma.
• Simplificar sense aplicar la propietat X + $\bar{X}$·Y = X + Y.

Conceptes treballats: codificadors amb prioritat, condicions indiferents, àlgebra de Boole, sistemes de seguretat i alarma, limitacions d'un disseny.

a) 000 → 001 → 010 → 011 → 100 → 101 → (110 un instant) → 000… El comptador recorre 6 estats: mòdul 6. Entre 0 i 5 no hi ha cap estat amb Q₂ = Q₁ = 1 (el primer és 110 = 6), de manera que n'hi ha prou amb una AND de dues entrades.

b) Seqüència de cada bit en els estats 0 a 5:
• Q₀: 0 1 0 1 0 1 → canvia a cada pols: f = 6/2 = 3 kHz, cicle de treball 50 %.
• Q₁: 0 0 1 1 0 0 → un cicle cada 6 polsos: 1 kHz, a 1 en 2 de 6 estats: 33 %.
• Q₂: 0 0 0 0 1 1 → 1 kHz, 33 %.
El comptador divideix la freqüència per 6, però la sortida no és simètrica.

c) Durant uns nanosegons el comptador passa per 110 abans de tornar a 000 (i, en un comptador asíncron, també poden aparèixer estats intermedis falsos mentre els biestables canvien en cascada, per exemple 011 → 010 → 000 → 100). Un descodificador que detecti aquests estats generarà polsos curts espuris (glitches) que poden activar per error una màquina o un altre comptador. En un comptador síncron tots els biestables reben el mateix rellotge i canvien alhora, i el reinici es fa preparant les entrades perquè després del 5 vingui el 0 (sense passar pel 6); les sortides només s'han de llegir quan ja són estables.

d) Un comptador de mòdul 10 compta les unitats de segon; cada vegada que torna de 9 a 0 genera un pols que fa avançar el de mòdul 6 (les desenes). Junts tenen 10·6 = 60 estats. Freqüència de sortida del de mòdul 6: 1 Hz/60 = 1/60 Hz, un pols per minut, que pot servir de rellotge per al comptador de minuts.

Errors típics

• Comptar l'estat transitori 110 com un dels estats del comptador.
• Pensar que totes les sortides d'un divisor tenen cicle de treball del 50 %.
• Oblidar que en un comptador asíncron els biestables no canvien alhora.

Conceptes treballats: electrònica digital seqüencial, biestables T, comptadors asíncrons i síncrons, divisió de freqüència, cicle de treball, estats transitoris (glitches).

a) (estat: VC AC RC VP) 0–3: 1 0 0 0; 4: 0 1 0 0; 5: 0 0 1 1; 6: 0 0 1 1; 7: 0 0 1 0.
VC = $\bar{Q}$₂; AC = $Q_{2}$·$\bar{Q}$₁·$\bar{Q}$₀; RC = $Q_{2}$·($Q_{1}$ + $Q_{0}$); VP = $Q_{2}$·($Q_{1}$ ⊕ $Q_{0}$). El vermell dels vianants és RP = $\bar{V}$P.

b) Cotxes: verd 4 s, ambre 1 s, vermell 3 s. Vianants: verd 2 s, vermell 6 s. Cicle: 8 s.

c) L'estat 7 és un temps de seguretat (temps d'esvaïment): els vianants que encara són al pas tenen temps d'acabar de travessar abans que els cotxes tinguin verd (l'estat 0 següent). Sense aquest estat, el verd dels cotxes començaria just quan s'apaga el dels vianants i algú que hagués començat a travessar a l'últim moment quedaria al mig del pas amb els cotxes arrencant.

d) El cicle passa a tenir 8 + 1 + 2 + 1 = 12 estats: cal un comptador de 4 bits ($Q_{3}Q$₂$Q_{1}Q$₀) que compti de 0 a 11 i torni a 0 (mòdul 12, amb reinici en detectar 12 = 1100, és a dir, $Q_{3}$·$Q_{2}$). Estats 0–7: VC = $\bar{Q}$₃; estat 8 (1000): AC; estats 9 i 10: RC i VP; estat 11: RC. Amb els estats 12–15 indiferents: VC = $\bar{Q}$₃; AC = $Q_{3}$·$\bar{Q}$₁·$\bar{Q}$₀; RC = $Q_{3}$·($Q_{1}$ + $Q_{0}$); VP = $Q_{3}$·($Q_{1}$ ⊕ $Q_{0}$): les mateixes funcions amb $Q_{3}$ en lloc de $Q_{2}$.

Errors típics

• Llegir els estats amb $Q_{0}$ com a bit de més pes.
• Donar verd als vianants mentre els cotxes són en ambre.
• Oblidar que un comptador de 3 bits només té 8 estats.

Conceptes treballats: comptadors, combinació de lògica seqüencial i combinacional, descodificació d'estats, funció XOR, disseny orientat a la seguretat, temporització.

a) +5 = 0101; +4 = 0100; +3 = 0011 → −3 = 1100 + 1 = 1101; +6 = 0110 → −6 = 1001 + 1 = 1010.

b)
• 0101 + 0100 = 1001, C₄ = 0. 1001 es llegeix −7, però hauria de ser +9: incorrecte (+9 no cap en 4 bits).
• 1101 + 1010 = 1 0111 → 0111, C₄ = 1. Es llegeix +7, però hauria de ser −9: incorrecte.
• 0101 + 1101 = 1 0010 → 0010 = +2, C₄ = 1: correcte (el transport es descarta).
• −2 = 1110; 1110 + 1101 = 1 1011 → 1011 = −5, C₄ = 1: correcte.

c) Hi ha casos amb C₄ = 0 i resultat erroni (primer cas) i casos amb C₄ = 1 i resultat correcte (tercer i quart): el transport no serveix per detectar errors en complement a 2. El desbordament es dona quan dos operands del mateix signe donen un resultat de signe contrari: V = Ā₃·$\bar{B}$₃·S₃ + A₃·B₃·$\bar{S}$₃. Comprovació: cas 1 (0, 0, 1) → V = 1; cas 2 (1, 1, 0) → V = 1; cas 3 (0, 1, 0) → V = 0; cas 4 (1, 1, 1) → V = 0. ✔ (Equivalentment, V = C₃ ⊕ C₄, la XOR dels transports que entren i surten del bit de signe.)

d) Si s'ignora, dues temperatures altes sumades poden donar un resultat negatiu: un sistema de control podria interpretar que fa fred i engegar la calefacció en lloc d'aturar-la. Quan V = 1 cal saturar el resultat al valor màxim o mínim representable (+7 o −8), fer servir més bits o generar un avís d'error. En sistemes de control és més segur un resultat saturat (aproximat però amb el signe correcte) que un resultat que «dona la volta».

Errors típics

• Confondre el transport de sortida amb el desbordament.
• Oblidar sumar 1 després d'invertir els bits en fer el complement a 2.
• Pensar que sumar un positiu i un negatiu pot desbordar.

Conceptes treballats: sistemes de numeració, complement a 2, sumadors binaris, transport i desbordament, funcions lògiques de detecció, fiabilitat dels sistemes de control.